Drahtlose Taktgeber die 4G/LTE und Ethernet unterstützen

Posted By : Alice Matthews
Drahtlose Taktgeber die 4G/LTE und Ethernet unterstützen

Silicon Labs stellte eine neue Familie von Mehrkanal-Taktgebern mit hoher Leistung und Jitter-Dämpfung vor, die für den Einsatz in drahtlosen 4,5G- und Ethernet-basierten Anwendungen mit der standardisierten eCPRI-Schnittstelle (Ethernet-based Common Public Radio Interface) entwickelt wurde. Die neuen Taktgeber Si5381/82/86 bieten unter Nutzung der bewährten DSPLL-Technologie von Silicon Labs eine fortschrittliche Timing-Lösung, welche die 4G/LTE- sowie die Ethernet-Takterzeugung in einem einzigen IC vereint. 

Durch diese hoch integrierten Taktgeber entfällt die Notwendigkeit, in anspruchsvollen Anwendungen mehrere Taktbausteine und spannungsgesteuerte Quarzoszillatoren (VCXOs) einzusetzen, beispielsweise in kleinen Zellen, verteilten Antennensystemen (DAS), -BTS, Basisband-Einheiten (BBU) sowie Fronthaul-/Backhaul-Geräten.

Im Laufe der nächsten Jahre werden Service-Provider die Vorbereitungen für 5G treffen, indem sie kleine Zellen, Pikozellen, DAS, µ-BTS und Backhaul-Geräte einsetzen, um die vorhandenen 4G/LTE-Netze durch Steigerung von Abdeckung und Kapazität der Außennetze sowie eine Verbesserung des Signalempfangs in Innenräumen zu ergänzen. In Zuge des Übergangs der Netzbetreiber auf Ethernet-basierte eCPRI-Fronthaul-Netzwerke zur Kapazitätssteigerung von Fronthaul-Verbindungen zwischen Basisbandeinheiten und RRHs (Remote Radio Heads) setzen sie zudem heterogene Netzwerk-(HetNet-)Geräte an der Peripherie des Netzwerks ein, wo Beschränkungen von Kosten, Leistung und Abmessungen den Hardwareentwicklern besondere Kopfschmerzen bereiten. Durch die Kombination der 4G/LTE- und der Ethernet-Takterzeugung in einem einzigen IC vereinfacht die Si538x-Familie die HetNet-Takterzeugung drastisch und stellt gleichzeitig eine bahnbrechende Lösung dar, die sowohl um 55 Prozent weniger Energie verbraucht als auch um 70 Prozent kleiner ist als konkurrierende Lösungen.

“Der Einsatz von HetNet- und eCPRI-Geräten ist wegbereitend für 5G. Durch die Wahl drahtloser Si538x-Taktgeber von Silicon Labs können die Entwickler drahtloser Systeme die Kosten, den Energiebedarf und die Komplexität von kleinen Zellen, DAS, -BTS sowie anderen Entwicklungen minimieren,” sagte James Wilson, Senior Marketing Director für Timing-Produkte von Silicon Labs. “Silicon Labs’ DSPLL-basierte Si538x-Taktgeber sind die branchenweit ersten Timing-ICs, die einen 4G/LTE-Takt mit geringem Phasenrauschen mit einem Ethernet-Takt mit geringem Jitter in ein und demselben Baustein vereinen. Wir sind gespannt, wie Kunden im Drahtlosbereich unsere Technologie zur Optimierung von HetNet-Designs sowie zum beschleunigten Einsatz von 4.5G-Netzen einsetzen.”

Die Taktgeber Si538x sind auf die Bereitstellung der Referenzzeit für HetNet-Geräte optimiert. Bei kleinen Zellen und DAS-Geräten handelt es sich um "All-in-one"-Basisstationen, die eine Referenzzeit für 4G/LTE-Transceiver, Basisbandverarbeitung sowie Ethernet/Wi-Fi-Konnektivität benötigen. Die DSPLL des Si5386-Taktgebers mit ihrem geringen Phasenrauschen ersetzt einen diskreten Takt-IC, VCXO und Schleifenfilterkomponenten durch ein kompaktes Ein-Chip-Design. Darüber hinaus sind im Si5386 fünf fraktionierte MultiSynth-Taktsynthesizer integriert, die für ein vereinfachtes Ethernet- und Basisband-Referenz-Timing sorgen. Die Zuverlässigkeit dieser rationellen Single-PLL-Entwicklung ist alternativen Lösungen, die auf mehreren PLLs und diskreten Oszillatoren beruhen, deutlich überlegen.

Basisbandeinheiten haben komplizierte Timing-Anforderungen; sie benötigen mehrere unabhängige Taktdomänen für CPRI oder Links zu RRHs (Remote Radio Heads), Ethernet-basierte eCPRI für Fronthaul-Netze und universelle Taktungen für die lokale Basisbandverarbeitung. Die Taktgeber Si5381/82 vereinen eine schnelle DSPLL mit geringem Phasenrauschen, und sie unterstützen drahtlose Frequenzen bis 3 GHz durch flexible Any-Rate- DSPLLs, die für Ethernet- und universelles Timing optimiert sind. Wie der Taktgeber Si5386, benötigen auch die Bausteine Si5381/82 keine externen VCXOs oder Quarze. Sämtliche PLL-Komponenten sind in einem platzsparenden 64-LGA-Gehäuse von 9 mm x 9 mm integriert. Außerdem unterstützen die Taktgeber Si538x eine Möglichkeit zum schlupflosen Schalten, das Systementwickler in die Lage versetzt, einfach zwischen verschiedenen Takteingängen umzuschalten und die Phasentransienten zu minimieren, um auf diese Weise sicherzustellen, dass nachgeschaltete PLLs verriegelt bleiben. Wie andere Taktgeberprodukte von Silicon Labs, sind auch die Si538x-Bausteine mithilfe der flexiblen ClockBuilder Pro-Software von Silicon Labs konfigurierbar und lassen sich für den geplanten Einsatz maßschneidern.

Downloads





Sign up to view our publications

Sign up

Sign up to view our downloads

Sign up